VHDL-Forum - Allgemeines

Clock-Signal oder doch nicht?