Is ja noch nich so viel los hier...
BEITRAG: PROCESS (Taste)
BEGIN
Mhmm,
Schön, dass es endlich mal ein Forum gibt. Auch wenn keiner reinschreibt. Fehlt wohl noch ein bischen Werbung??
mfg SST
END PROCESS;
BEITRAG: PROCESS (Taste)
BEGIN
Mhmm,
Schön, dass es endlich mal ein Forum gibt. Auch wenn keiner reinschreibt. Fehlt wohl noch ein bischen Werbung??
mfg SST
END PROCESS;
Hallo SST,
ja leider ist noch nicht viel los.
Aber ich bin guter Dinge das sich das mit der Zeit ändert.
Wäre schön wenn Du auch ein bisschen Werbung machen würdest.
Auf jeden Fall viel Spass.
Gruesse,
Dr.
Hi,
was machst Du denn so? Arbeitest Du professionell mit VHDL oder nur zum Spass?
mfg SST
Hallo,
ich arbeite professionel mit VHDL.
Die Zeilbausteine sind Xilinx.
Als Tools verwende ich ich Xilinx ISE und für die Simulation den ModelSim Starter von Mentor.
Gruesse,
Dr.
Jau passt,
ich arbeite nur mit ALTERA Zeug!!
Also ideale Ergänzung. Aber beizeiten werde ich mir auch mal die Xillinx Ungebung angucken.
mfg SST
Hallo SST,
was benutzt Du für die Simulation?
Gruesse,
Dr.
Moin,
Quartus2 benutze ich für die Kompilation und Simulation.
mfg SST
@SST. Schön, dass es endlich mal ein Forum gibt. Auch wenn keiner reinschreibt. Fehlt wohl noch ein bischen Werbung??.
Hallo zusammen,
habe auch erst eben per Zufall das Forum gefunden. Toll: ein deutsches VHDL Forum.
Ich arbeite auch professionell mit VHDL und bin wohl ein Ausnahmefall: nach anfangs Xilinx setze ich jetzt QuickLogic ein. Hauptgründe für QL: ernorm stromsparend!!!! und absolut kopiergeschützt. Nachteil: OTP => ergo: gut simulieren.
Für Xilinx habe ich zunächst mit ModelSim (kostenlose Version vom Web) gearbeitet. Jetzt arbeite ich für QL mit ALDEC Active HDL für Entwicklung und Simulation.
Viel Spaß bei der Arbeit, bis demnächst.
XT-Matz
Hallo Leute,
bin auf der Suche nach einer Lösung für mein VHDL-Problem in diesem Forum gelandet. Ich kann den Reigen der PLD-Hersteller ergänzen. Ich arbeite professionell mit VHDL und nutze dazu die Tools und Bausteine von Lattice. Aktuell schreibe ich an einem PCI-Design.
Auf einen regen Austausch!
Bernd
Hallo
Ich bin noch Elekrotechnik-Student und habe einen Teil meiner Studienarbeit und meine komplette Diplomarbeit mit VHDL geschrieben.
Ich arbeite mit dem WebPack von Xilinx und dem ModelTechSimulator auf der VirtexII-Basis.
Ich habe jetzt Erfahrungen mit der Anwendung von BlockRAM und den DCMs in der Virtex-Baureihe. Ich hoffe wir können uns hier gegenseitig helfen.
Gruß, Sven
Hallo zusammen!!
Wollte mal fragen, ob die Seite noch aktiv ist!!??
Ich bin noch Anfänger in dem Bereich Hardware Programmierung und brauche viele Hilfe!! Wenn Die Seite noch aktiv ist, würde mich freuen, meine Probleme hier und gelegentlich meine Erfahrung darzustellen...
Ich muss ein SPS programmieren und in einer Xilinx CPLD zu realisieren!!
Freu mich auf deine Antwort admin!!!
Hallöchen,
natürlich ist die Seite noch aktiv.
Ich hoffe wir können Dir helfen.
Gruesse,
Michael