Hi Leute ich übelege gerade wie man in VHDL einen Frequenzverdoppler realisieren kann. Ich habe schon gegoogelt und bin über den PLL-Ansatz gestolpert aber mir fällt nicht ein wie man die Frequenz so beeinflussen kann, dass sie sich erhöht.
Ich hoffe ihr könnt mir da ein paar hilfreiche Tips geben.
liebe Grüße Annett
Hallo Annette,
Du hast das Stickwort schon genannt: PLL.
D.h. Du must ne PLL einbauen, die die Startfrequenz als Eingang bekommt und einen Takt mit der doppelten geschwindigkeit ausgibt.
Wie man das beschreibt hängt dann davon ab, für was man es verwenden will.
Wenn man das in HW realisieren möchte, muss man eine PLL verwenden, die auf der entsprechenden Technologie verfügbar ist (z.B. auf einem FPGA). Diese beinhaltet dann bereits die Erzeugung des schnelleren Taktes.
Wenn Du nur simulieren willst, brauchst Du letztendloch keine PLL, man kann ja beliebig Takte in einer Simulation definieren.
Gruss,
K.