Hallo
ich versuche eine PS2 schnittstelle zu realisieren. Dabei hab ich aber ein Problem und zwar die Erkennung des Startbits. Es ist ein VertexII FPGA mit 25 MHz Takt, die Tastatur hat aber einen Takt von 1 MHz. Wie realisiere ich es im VHDl code die Starbiterkennung?
Kennt sich vieleicht jemand damit aus?
Würde mich sehr auf eine Antwort freuen
Hallo,
das ist zwar jetzt nicht extra für dich geschrieben, aber vielleicht kannst du es etwas für dich abwandeln. Es nimmt das Startbit in einem D-FF auf und wertet den Inhalt an der nächsten Flanke des 25MHz Taktes aus. Da der interne Takt wesentlich höher ist, sollte die Auswertung der seriellen Schnittstelle kein Problem sein.
Sven
-- proc_start_int : Dieser Prozess erzeugt aus der steigenden Taktflanke
-- des externen Startbits ein internes taktsynchrones Signal
proc_start_int : PROCESS (ars , clk25)
BEGIN
IF ars = '1' THEN
start_int
Hallo
danke für deine Antwort, werde es mal ausprobieren.