VHDL-Forum - Syntax

Random

Random

Hallo,

habe ein kleines Problem. Ich brauche eine Zufallszahl zwischen 1 und
6.

Habe dieses Package im Internet gefunden.
www.verificationguild.com/modules. php?name=Downloads&d_op=getit&lid=5

oder auch hier

www.c-lab.de/~wolfgang/VHDL/models/

Allerdings kriege ich immer wieder die gleiche Zahl zurück.

Wenn ich Seed *erste Zahl in der Klammer* ändere, bekomme ich zwar eine andere Zahl, aber jedes mal die unf initialisieren ?!?
--------------------------------------------------------------------
process(test_btn)
variable unf: Uniform := InitUniform(7, 2.0, 6.0);
variable rnd: real := 0.0;
variable rnd_int : integer;
begin
if test_btn='1' then
GenRnd(unf);
rnd := unf.rnd;
rnd_int := INTEGER(rnd);
AUSGABE