VHDL-Forum - Syntax

Statemachine -> Case Anweisung -> synthetisierbar -> Ungewollte Latches