VHDL-Forum - Syntax

component immer mit port(...) ?