VHDL-Forum
-
Syntax
elsif ungleich case ?