programmablaufproblem
hallo,
unten könnt ihr einen teil einer steuersoftware lesen, die ein wenig probleme bereitet. bearbeite hier mein erstes vhdl projekt und hoffe auf eure hilfe.
den hier dargestellte teil der steuerfoftware möchte ich gern testen, um sicher zu stellen, dass meine programmauswahl korrekt funktioniert. die auswahl der programme erfolgt in abhängigkeit des wertes von P1 (in - ogic vector), der 5 zustände annehmen kann. die variable systemzeit dient der sicherstellung, dass nach einschalten des gerätes definitiv die prozedur aus aktiv ist.
mein problem: egal welchen zustand ich am eingang einstelle, die ausgangszustände nehmen keine statischen werte an, d.h. die richtige programmauswahl wird offensichtlich nicht getroffen ...
die taktfrequenz beträgt 20kHz ...
ich hoffe, diese ausführen reichen erstmal als kurze erläuterung ...?
hier der quellcode:
-------------------------------------------------------------------------------------
library ieee;
use ieee.std_logic_1164.all;
library APA;
entity Stickstoff is
port (P1: in std_logic_vector(0 to 4);
clock: in std_logic;
V85,V96L,V97,Pumpe,Latch_Catcher: out std_logic;
LED_OFF, LED_Vak, LED_N2, LED_Druck, LED_Auto, test_prog1, test_prog2, test_prog3, test_prog4, test_prog5: out std_logic);
end Stickstoff;
architecture eins of Stickstoff is
------------------------------------------
-- Stand-By-Prozedur (AUS)
procedure AUS is
begin
V85