Count down -zähler

Count down -zähler

Nabend meine VHDL Freunde,

ich stehe am vor einen Problem welches ich einfach nicht gelöst bekomme. Das Program soll folgendes machen. Wir haben einen kaskadierbaren Zähler mit 2 Dezimalstellen. (99 -0) Er soll im sekunden Takt runterzählen. Sobald er die 0 erreicht hat sollen alle 8 Led's den eingestellten wert blinkend darstellen. Ansonsten soll der momentane Wert ausgegeben werden.
Könnt ihr mir vielleicht sagen wo mein Denkfehler ist, oder habt ihr eine bessere Idee für die Umsetzung.
Folgendes Bord nutze ich: Spartan 3a FPGA Starter Kit (Interner Takt 50MHZ)

Hier mein Program:

entity counter1 is
Port ( CLOCK : in STD_LOGIC;
BTN_SOUTH : in STD_LOGIC; -- Taste Start/Stop
LED_LOW : out STD_LOGIC_VECTOR (3 downto 0); -- LEDs Einerstelle
LED_HIGH : out STD_LOGIC_VECTOR (3 downto 0)); -- LEDs Zehnerstelle
end counter1;

architecture Behavioral of counter1 is
signal bcd_low : std_logic_vector (3 downto 0):="1001"; --Anfangswert Einerstelle
signal bcd_high : std_logic_vector (3 downto 0):="0001"; --Anfangswert Zehnerstelle
signal start : std_logic;
signal co1 : std_logic; -- carry out Einerstelle
signal divider_bcd : integer range 0 to 50000000;
signal takt_1hz : std_logic;
signal stop : std_logic;

type zuC is (G,H,I,J); -- Flankenerkennung SOUTH
signal zu3, fzu3: zuC;

type zuD is (K,L,M); -- Start/Stop
signal zu4, fzu4: zuD;

begin

------------------------------------------------------------------------------------
--Flankenerkennung_south
------------------------------------------------------------------------------------
Zustandsaktualisierung_2: process (CLOCK, stop)
begin
if stop = '0' then zu3