VHDL-Forum
-
Xilinx
fehler beim "synthetisieren", ist aber keiner